Optimisation de l'empilement de PCB FPC Routing Simplification de la couche de service Réduction des coûts et fabrication de cartes

Description du produit

Optimisation des circuits imprimés et des circuits imprimés: réduire les coûts des cartes sans couper les coins

La fabrication de circuits imprimés est souvent le deuxième élément de ligne le plus important d'un BOM de matériel et l'un des moins scrupuleux." des planches surdimensionnées avec 30% de cuivre inutiliséLe résultat: des centaines de milliers de dollars en dépenses inutiles de fabrication, multipliées par un portefeuille de produits.Notre service d'optimisation des circuits imprimés attaque ces déchets au niveau de la conception, offrant une réduction des coûts de fabrication de 20 à 40% grâce à une réduction disciplinée des couches, une minimisation de la surface et une simplification des traces, le tout validé par une simulation d'intégrité du signal et d'intégrité de la puissance.

Où se cache le coût des PCB

Notre méthodologie d'optimisation

Étape 1: rationalisation de l'empilement

Nous analysons votre stockage existant par rapport aux besoins réels du signal, pas aux hypothèses.et la continuité du chemin de retour à chaque nombre de couches candidatesL'objectif est d'identifier le nombre minimum de couches viables qui répondent à toutes les exigences SI, PI et EMI avec marge.la conception existante peut se débarrasser de 1-2 paires de couches sans aucune dégradation de la performance – les couches supplémentaires n'existaient que parce que le concepteur original n'a jamais exécuté la simulation pour prouver qu'elles étaient inutiles.

Étape 2: Optimisation de l'espace et de la localisation

Nous replanifions le plancher en utilisant des algorithmes de placement basés sur la densité qui minimisent la surface vide en cuivre tout en respectant les contraintes thermiques et mécaniques.

• Compaction des composants:Réduction de l'espacement entre les composants aux minima recommandés par le CIP pour la classe de processus d'assemblage (généralement 0,3 mm de bord à bord pour la classe 2).
• Consolidation des connecteurs:Fusionner les connecteurs adjacents lorsque le pinout le permet, ou spécifier des connecteurs multifonctions qui réduisent le nombre total de connecteurs et les zones de confinement associées.
• Intégration du trou de montage:Placer des trous de montage dans les coins qui seraient autrement des zones mortes mécaniques, plutôt que de consommer une zone de routage utilisable.
• Pour les BGA, via-in-pad:Lorsque la capacité de fabrication le permet (microvia perforés au laser), le déplacement des vias dans les plaquettes BGA élimine la zone de dégagement des os de chien et compacte la zone de dégagement de BGA de 25 à 35%.

Étape 3: Optimisation du FPC et du rigid-flex

Les conceptions FPC et rigide-flex comportent des leviers d'optimisation uniques que les concepteurs de PCB rigides négligent souvent:

• Réduction du nombre de couches:De nombreuses conceptions de FPC utilisent par défaut 2 ou 4 couches alors qu'une conception à une seule couche avec un sol en croix et un blindage approprié suffirait.
• Consolidation de la largeur des traces:Utiliser la largeur de trace minimale fiable (3-4 mil) de manière constante plutôt que de passer à 6-8 mil, réduisant proportionnellement la largeur du FPC.
• Optimisation du raffermisseur:Le remplacement des durcisseurs de polyimide de longueur totale par des durcisseurs ciblés uniquement sur les zones de connexion, réduisant le coût des matériaux de 15 à 25%.
• Plaquage sélectif:Limiter l'ENIG ou l'or dur aux seules plaques de connexion, en utilisant l'OSP ou l'étain d'immersion sur le cuivre restant réduit souvent les coûts de placage de 40 à 60%.

Étape 4: Matériel et finition

Nous vérifions chaque spécification matérielle par rapport à l'environnement d'exploitation réel:

Résultats réels

Basé sur la simulation et non sur des suppositions

Chaque réduction de couche, compactage de surface et changement de matériau est validé par simulation avant fabrication:

• Intégrité du signal:Simulation de la réflectométrie dans le domaine temporel (TDR) sur tous les réseaux contrôlés par impédance; analyse du diagramme oculaire pour tous les liaisons série à grande vitesse (USB, PCIe, HDMI, MIPI); matrice d'écoute croisée pour tous les bus parallèles.
• Intégrité de la puissance:analyse de la chute IR en courant continu sur tous les plans de puissance à charge maximale; analyse de l'impédance CA (paramètre Z) sur toute la fréquence pour vérifier l'adéquation du réseau de découplage à un nombre réduit de couches;simulation du bruit de commutation simultanée (SSN) pour tous les circuits intégrés avec plus de 12 sorties de commutation simultanées.
• Pré-conformité à l'IME:Simulation du champ E et du champ H du champ proche des réseaux et des plans critiques; estimation du schéma de rayonnement du champ lointain pour les 10 fréquences harmoniques les plus élevées.

Pourquoi l'optimisation des PCB est immédiatement rentable

Contrairement à la réduction des coûts du silicium qui nécessite des cycles de qualification et une négociation de la chaîne d'approvisionnement, l'optimisation des PCB permet d'économiser dès la prochaine commande de fabrication.000 à 8 $Pour les produits qui sont expédiés à plus de 10 000 unités par an, le retour sur investissement dépasse 10:1 seulement au cours de la première annéePlus important encore, la conception optimisée est documentée avec des preuves de simulation,Donner à votre équipe d'ingénieurs la confiance nécessaire pour commander la planche plus mince et les données pour repousser toute pensée de " juste ajouter une autre couche pour être en sécurité " dans les conceptions futures.

Envoyez-nous vos dossiers Gerber et votre documentation pour une évaluation préliminaire gratuite de la réduction des coûts.